MOSFET 短絡故障 — 根本原因と 8段階問題解決法による是正処置

MOSFET の短絡故障とは何か 短絡故障は、パワー MOSFET において最も一般的な破壊的故障モードです。ドレイン-ソース間のチャネルがほぼゼロ抵抗の経路となり、通常はゲート酸化膜も破壊され、デバイスは破壊されます。しばしば爆発的な破壊を伴います。モータドライブ、DC-DC コンバータ、インバータにおいては、根本原因は MOSFET 自体ではなく、その周囲の回路にあることが頻繁にあります。すなわち、寄生インダクタンス、ゲート駆動設計、あるいはパワーエレクトロニクス専門家を含まない設計レビューです。このため、これはスイッチング波形に証拠が残る、典型的な D4（根本原因の特定）の調査対象となります。 症状 ドレイン-ソース間抵抗がほぼゼロ（完全な短絡） ゲート酸化膜の破壊によりゲート-ソース間も短絡（通常 100 Ω 未満） パッケージ上のクレーターや焼損痕、PCB の局所的な変色 ヒューズの溶断、または過電流保護の作動 電源投入直後の故障、または負荷運転中の一定時間経過後の故障 故障解析におけるアバランシェまたは熱暴走の痕跡 影響を受ける部品 モータドライブ、DC-DC コンバータ、インバータに使用されるパワー MOSFET（Si、SiC、GaN） ゲートドライバ IC およびゲート抵抗 PCB のスイッチングループ（高い dV/dt および dI/dt の転流経路） スナバ回路、TVS ダイオード、ゲート-ソース間ツェナークランプ 検出方法 カーブトレーサ／半導体アナライザ：データシートと照合して Vgs(th)、Rds(on)、BVdss を測定 X 線／CSAM：ダイアタッチのボイドおよびワイヤボンドのリフトオフを確認 デキャップおよび顕微鏡観察：ESD 損傷、ホットスポット、ゲート酸化膜の破壊についてダイを目視検査 エミッション顕微鏡／液晶法：物理的な故障解析の前にホットスポットを特定 ダブルパルステスト：実際のスイッチング条件下で Vds のオーバーシュート、ゲートリンギング、dV/dt を測定 考えられる原因 ドレイン-ソース間の過電圧（アバランシェ）：寄生インダクタンスを介したターンオフ時のリンギングにより Vds が BVdss を超え、単一パルスのアバランシェエネルギー（Eas）を超過する。 ゲート過電圧：ミラー効果とゲートループのインダクタンスにより Vgs が ±20 V の定格を超える。 ESD：取り扱い中の HBM または CDM イベントが定格 ESD レベルを超える。 熱暴走：Rds(on) が温度上昇とともに増加し、それにより I2R 発熱が増加し、さらに Rds(on) が上昇してダイが故障するまで続く。 シュートスルー：デッドタイムが不十分なため、ハイサイドとローサイドのデバイスが同時に導通する。 dI/dt による誘導ターンオン：高速スイッチングがミラー容量を介して結合し、デバイスを寄生ターンオンさせる。 なぜなぜ分析の例 問題：三相インバータの回生制動中にローサイド MOSFET が短絡した。 なぜ MOSFET が短絡したのか？ → Vds のアバランシェ降伏 なぜ過電圧が発生したのか？ → 100 V の MOSFET においてリンギングが 135 V に達した なぜリンギングがそれほど激しかったのか？ → DC リンクのレイアウトに約 25 nH の寄生インダクタンスがあった なぜインダクタンスが管理されていなかったのか？ → PCB レイアウトのレビューをパワーエレクトロニクス技術者ではなくデジタル技術者が行った なぜレビュー担当者が不適切だったのか？ → 設計レビューのチェックリストにパワーエレクトロニクスのレイアウトレビューが要求されていなかった TRC（暫定根本原因）：寄生インダクタンスのリンギングによる MOSFET の過電圧故障。 MRC（真の根本原因）：設計レビュープロセスが、パワーエレクトロニクス専門家による大電流 PCB レイアウトのレビューを確実に行っていなかった。 特性要因図（6M） 人（Man）：レイアウト技術者が高い dI/dt ループの最適化に精通していない 機械（Machine）：DC リンクコンデンサが MOSFET から 40 mm 離れており、大きな転流ループを形成している 方法（Method）：2.2 Ω のゲート抵抗は低すぎてゲートリンギングを引き起こす。スイッチングノードにスナバがない 材料（Material）：50 mJ の Eas は動作条件に対して余裕が乏しい 測定（Measurement）：スイッチング波形は最も特性の良い 25 °C でのみ確認されている 環境（Environment）：回生制動により DC リンクが公称 48 V から 85 V に上昇する D3 暫定処置（Containment） ファームウェアの変更により、回生制動中の DC リンクを 75 V に制限する リンギングを減衰させるため、ゲート抵抗を 2.2 Ω から 10 Ω に増やす 全製品にドレイン-ソース間 TVS クランプを追加する 重要ロットについて 85 °C でのスイッチング波形の 100% 検査を実施する D5 恒久処置（Permanent Fix） 積層バスバーを用い、DC リンクコンデンサが MOSFET から 10 mm 以内に配置されるよう PCB を再設計する 各ハーフブリッジに RCD スナバを追加する Eas が 200 mJ を超える 150 V の BVdss を持つ MOSFET を選定する アクティブなゲート-ソース間クランプ（ツェナーと...